约束管理器(BACK-END)之二

(二)、Propagation Delay
1、规划网络：
目标：
 
从驱动端到分支总长1400~5400，分支1与分支2的长度允许相差150以内(第一个T点)。从分支到接收引脚长度在

350~1000(第二个T点)。显然与上面的例子相似。 操作对象Module3中的ADDR_BUS。提取它到SigXplorer如下图：
 
按下图放置并连线：
 
Clean后:
 

先在SET/Constraint中设置Wiring的Verify Schedule=YES，打开Rel Prop Delay选项卡,设置等长约束。
 
NEW一个RULE，选择U19.9和T.2(下边的那个T点 )Scope选择Local，完成后点ADD，修改时点列表，改完后点Modify，

这是从驱动端到各接收端的等长允差设置，选择的Delta Type=None与0相当吧，这里不能用Global。 切换到

Prop Delay选项卡，完成下图：
 

U19.9作为驱动引脚可以直接点U19.9和T.1、T.2完成驱动到分支的长度设置。分支长度控制在SigXplorer上点

图形完成接收端到T点的长度控制。OK现在可以Updata Constraints Manager了。

这是完成后的Min/Max Propagation Delay一个片段，符合目标的控制。黄色区域是因为还没布线。

执行Route Net By Pick，系统自动进行了Elongation Route很意外，因此当然不会产生DRC错误了，见上图。只是T点处处理还是不如手动。走线完成后，可能产生很多DRC错误，方法是从约束管理器交叉参考到PCB，注意是长还是短了。用推挤或Elongation完成。
(三)、匹配群组(Match Group)
普通我们是在Relative Propagation Delay中定义Match Group的，因此它是等长走线。
来源：Module4，对象：D_BUS。目标：等长允差200mils。
网线是很简单的每个都是一根Rat，无分支。
从Relative Propagation Delay打开SigXplorer，总是打开的BUS的第一个Net模型。

因此没有Net的Schedule过程，直接Set/Constraints。前面说明了Prop Delay设置的是Min/Max Propagation Delay产生的结果是：
 
对它的设置。而在Rel Prop Delay的设置是等长。当然Min/Max Propagation Delay也可以做成等长的，但我个人认为应看作阻抗控制、等长多种应用。
进入Rel Prop Delay选项卡：
 

单Rat的网络设置，等长允差200mils，由此产生了一个ECSets,Updata Constraint Manager：

产生了上图的System ECSets。走线结果结果如下：

 
结论：